ZLIN
我是IC小牛马,
你是什么?
提高VCS仿真效率-UVM Runtime Cmdline和VCS分块编译
在实际验证过程中，仿真效率是我们常常面临的挑战之一。尤其是在修改代码时，明明只改动了一个文件（例如，在testcase中增加了一行打印），但编译却需要重新编译整个工程中的所有文件。这种情况不仅浪费了大量时间，还显著降低了仿真效率。为了应对这种问题，常用的解决方法有两种：充分利用UVM的runtime cmdline传递参数机制和增量编译。然而，即使采用了增量编译，仿真效率仍然受到一定影响，因为仿真器无法准确识别哪些文件已经被修改。那么，是否有其他方法可以进一步提高仿真效率呢？答案是：[分块编译（Partition Compile）]。本文将详细介绍这两种方法及其优缺点，特别是分块编译如何作为增量编译的一种有效补充。
tag:
- Programming
- Shell
- TCP
- Socket
- git
- IC
- DDR
- DLL
- Data Training
- Linux
- VIM
- AMBA
- VT compensation
- PUB
- DDR DFT
- BIST
- DDL
- MDL
- DCU
- Impedance Calibration
- uMCTL2
- ECC
- DFI
- DBI
- Glossary
- Read Transactions
- Write Transactions
- Frequency Ratios
- C
- Marco
- VIP
- UVM
- SystemVerilog
- DV
- VCS
- DMA
- Verdi
- Parity Check
- Python
- Makefile
- algorithm
- C++
- RISC-V
- makefile
- IP
- IIC
- TIMER
- SPI
- UART
- GPIO
- SoC
- 后仿
缺失模块。
1、请确保node版本大于6.2
2、在博客根目录（注意不是yilia根目录）执行以下命令：
npm i hexo-generator-json-content --save
3、在根目录_config.yml里添加配置：
jsonContent:
meta: false
pages: false
posts:
title: true
date: true
path: true
text: false
raw: false
content: false
slug: false
updated: false
comments: false
link: false
permalink: false
excerpt: false
categories: false
tags: true
很惭愧<br><br>只做了一点微小的工作<br>谢谢大家