RISC-V之SoC仿真中程序循环执行

2025-02-23

针对 RISC-V SoC 仿真中程序循环执行的问题的解决方案。

针对 RISC-V SoC 仿真中程序循环执行的问题，以下是系统性解决方案：

问题根源与解决方案

1. 启动流程控制缺失

现象：
main() 返回后未进入终止状态，导致程序计数器跑飞后复位

验证方法：

# 查看反汇编代码结尾
riscv64-unknown-elf-objdump -d program.elf

00010234 <main>:
    ... # 主程序代码
    10258: 8082                 ret

0001025a <__libc_init_array>:
    ... # 库函数代码

修复方案：

# 修改启动文件 (startup.s)
_start:
    call main
    # 添加终止指令
1:
    wfi             # 进入等待模式
    j 1b            # 死循环
    # 或触发仿真终止
    li a0, 0x5555   # 自定义退出码
    ebreak

2. 链接脚本配置错误

关键配置点：

/* 错误示例 */
ENTRY(main)  # 错误将入口设为main

/* 正确配置 */
ENTRY(_start)
MEMORY {
    SRAM (rwx) : ORIGIN = 0x80000000, LENGTH = 256K
}
SECTIONS {
    .text : {
        *(.text.entry)  # 包含_start的段
        *(.text*)
    } > SRAM
}

3. 仿真环境复位控制

Verilog测试平台改进：

module tb;
    reg rst_n = 0;
    initial begin
        #100 rst_n = 1;  // 仅释放复位一次
        #500000 $finish; // 设定仿真超时
    end

    always @(posedge clk) begin
        if (core.trap_flag) begin
            $display("Simulation terminated by trap");
            $finish();
        end
    end
endmodule

4. 堆栈溢出检测

调试方法：

1 2	(gdb) monitor pmem 0x80000000-0x80001000 # 查看栈区域 (gdb) b *0x80000100 if $sp < 0x80000000 # 栈底断点

链接脚本加固：

.stack : {
    . = ALIGN(16);
    _stack_start = .;
    . += 0x2000;        /* 8KB堆栈 */
    _stack_end = .;
} > SRAM

5. 中断向量表配置

异常处理增强：

.section .text.trap
.global _trap_handler
_trap_handler:
    csrr t0, mcause
    bgez t0, .exception  # 处理异常
    j .interrupt         # 处理中断

.exception:
    # 记录错误信息
    la a0, error_msg
    call printf
    # 终止仿真
    li a0, 0xDEAD
    ebreak

6. 编译器配置优化

编译选项调整：

# 强制规范main函数行为
riscv64-unknown-elf-gcc -ffreestanding -nostartfiles \
    -Wl,--gc-sections -Wl,--check-sections \
    -Werror=implicit-int -Werror=return-type

7. 仿真控制增强

Makefile集成控制：

sim:
    make compile
    vsim -c -do "run -all; quit -code [examine -radix decimal sim_done]"
    # 从仿真器获取退出码
    if [ $$? -eq 0 ]; then echo "SIM PASS"; else echo "SIM FAIL"; fi

典型修复案例

问题代码：

int main() {
    printf("Hello RISC-V");
    return 0;  // 嵌入式环境不应返回
}

修正方案：

// 添加属性声明
__attribute__((noreturn)) void _exit(int code) {
    while(1) { asm volatile("wfi"); }
}

int main() {
    printf("Hello RISC-V");
    _exit(0);  // 明确终止
}

调试检查表

步骤	操作	预期结果
1	检查反汇编中main()后的指令	应有终止循环或系统调用
2	监控仿真波形中的pc值变化	pc不应跳转到非代码区域
3	查看链接脚本ENTRY定义	必须指向_start非main
4	检查启动文件中的栈指针初始化	SP应指向有效RAM地址
5	添加仿真超时控制	避免无限循环阻塞CI管道

通过以上系统化方案，可彻底解决程序重复执行问题，并建立可靠的仿真验证环境。建议在修复后使用以下命令验证：

1 2	riscv64-unknown-elf-objdump -d program.elf \| grep -A10 "<main>" # 确认main函数结尾有终止逻辑

本文作者： ICXNM-ZLin
本文链接： https://talent-tudou.github.io/2025/02/23/RISC-V/RISC-V之SoC仿真中程序循环执行/
版权声明： 本作品采用 CC BY-NC-SA 4.0 进行许可。转载请注明出处！