配置一些axi信号的默认值
- read_addr_chan_idle_val
- read_data_chan_idle_val
- write_addr_chan_idle_val
- write_data_chan_idle_val
- write_resp_chan_idle_val
配置id的宽度
- id_width
配置数据和地址宽度
- addr_width
- data_width
bus_inactivity_timeout
system_monitor_enable
enable_xml_gen
当配置成axi4的时候,数据和地址的id我感觉是分开的,需要下面的参数
- wid_for_non_axi3_enable
使能其他的信号
arqos_enable
awqos_enable
想要跨过4K边界(下面以8K为例,重定义这个宏就行了)
- `define SVT_AXI_TRANSACTION_ADDR_RANGE_NUM_LSB_BITS 13
axi VIP master 构造异常情况:
1)如果想发addr和wstrb mismatch 的激励可以参考这个配置:wysiwyg_enable;ignore_wstrb_check_for_wysiwyg_format (两个需要配合使用),细节的话可以参考port_cfg里面的说明)
本文作者:
ICXNM-ZLin
本文链接: https://talent-tudou.github.io/2024/10/19/DV/svt-axi-vip/
版权声明: 本作品采用 CC BY-NC-SA 4.0 进行许可。转载请注明出处!
本文链接: https://talent-tudou.github.io/2024/10/19/DV/svt-axi-vip/
版权声明: 本作品采用 CC BY-NC-SA 4.0 进行许可。转载请注明出处!